

데이터 희소도 기반 하이브리드 SpMV 가속기 설계 및 FPGA 성능 분석

김광민, 김윤서, 홍동의, 백광현

중앙대학교 전자전기공학부 소속

e-mail : rhkdalsrla@cau.ac.kr , kbaek@cau.ac.kr

Data-Adaptive Hybrid Architecture: Design of CSR Format SpMV and FPGA-based Comparative Performance Analysis

Kwang-Min Kim, Yoon-Seo Kim, Dong-Ui Hong and Kwang-Hyun Baek

School of Electrical and Electronic Engineering, Chung-Ang University

Abstract

거대 AI 모델의 연산량 및 메모리 병목 현상과 기존 하드웨어의 자원 낭비 문제를 해결하기 위해, 본 연구에서는 데이터 희소도(Sparsity)에 따라 Dense와 CSR 포맷을 동적으로 전환하는 FPGA 기반 하이브리드 SpMV 가속기를 설계했다. 단일 SRAM을 공유하는 통합 메모리 구조와 Zero-skipping 제어 로직을 적용하여 하드웨어 자원 사용량을 최적화하고 연산 효율을 극대화했다. 연구 결과, 희소도 90% 환경에서 기존 Dense 포맷 대비 4.9배의 연산 속도 향상을 달성했으며, 단일 구조 대비 LUT0.74배) 및 FF(0.65배) 사용량을 크게 절감하여 고희소성 AI 연산 환경을 위한 고효율 경량화 기술임을 입증했다.

I. 서론

최근 딥러닝 기반 거대 AI 모델의 등장으로 파라미터가 급증함에 따라, 막대한 연산량과 메모리 사용량, 전력 소모가 시스템의 큰 병목(Memory Wall)으로 작용하고 있다. 이를 해결하기 위해 가중치를 줄여 모델을 최적화하는 Pruning 기술이 필수적이다. 그러나 현업에서 주로 쓰이는 GPU 친화적인 Structured Pruning은 압축률이 50%를 초과할 때 정확도가 급격히 하락하는 문제가 있다.

반면 정확도 보존에 유리한 Unstructured Pruning은 데이터가 불규칙하게 분포하는 희소 행렬(Sparse Matrix)을 생성하며, 기존 GPU 아키텍처에서는 불필요한 0값까지 연산하게 되어 심각한 자원 낭비를 초래한다. 본 논문에서는 이러한 한계를 극복하기 위해 Unstructured Pruning 환경에 최적화된 FPGA 기반 하이브리드 SpMV 가속기를 제안한다. 제안하는 아키텍처는 처리할 데이터의 희소도를 스스로 분석하여 가장 효율적인 메모리 및 연산 모드를 동적으로 선택하는 구조를 갖는다.

II. 본론

2.1 이론적 배경 및 행렬 포맷 모델링

기존 Dense 행렬 연산은 모든 요소에 순차 접근하므로 고희소성(High Sparsity) 환경에서 불필요한 메모리 접근과 MAC 연산을 유발한다. 이를 해결하기 위해 유효 데이터(Non-zero)의 값, 열 인덱스(Column Index), 행 시작점(Row Pointer)만 압축 저장하는 CSR(Compressed Sparse Row) 포맷이 활용된다. CSR 포맷은 유효 데이터만 판독하므로 대역폭 효율을 높이고 메모리 병목 현상을 완화한다.

2.2 데이터 적응형 하이브리드 아키텍처 (Data-Adaptive Mechanism)

제안하는 구조는 데이터 특성에 따라 연산 모드를 전환하는 하이브리드 아키텍처다. Host PC에서 산출한 희소도가 50% 미만이면 인텍싱 오버헤드가 없는 Dense 모드를, 50% 이상이면 CSR 모드를 동적 선택한다. 결정된 모드 신호는 패킷 헤더에 포함되어 FPGA 제어 신호로 전달된다. 또한, CSR 모드의 자원을 Dense 모드의 입력 메모리로 재할당하는 단일 SRAM 공유 구조를 통해, 기존 방식 대비 메모리 블록을 2개로 감축하며 자원 효율을 극대화했다.

III. 구현

3.1 성능 및 리소스 수치해석 결과

하드웨어 성능 평가를 위해 Matrix Sparsity를 10%에서 90%까지 변화시키며 소요 Clock Cycle을 측정하였다. Sparsity 10~40% 구간에서는 인텍싱 오버헤드로 인해 Dense 구조가 더 우수했으나, Sparsity 50% 구간(Hybrid: 513 CLK, Dense: 516 CLK)을 기점으로 성능이 역전됨을 확인했다. 특히 90% 희소도에서는 제안된 Hybrid 구조가 105 CLK만을 소모하여 기존 Dense 구조(516 CLK) 대비 약 4.9배의 비약적인 연산 가속을 달성했다. 자원 활용도(Resource) 측면에서도 단일 SRAM 공유 구조의 이점을 확인했다. 제안된 Hybrid 가속기는 기존 Dense와 CSR을 단순 통합한 구조(Dense+CSR)와 비교하여 LUT(Look-Up Table)는 약 74%(737/984), FF(Flip-Flop)는 약 65%(448/685) 수준만 사용하여 고효율 경량화 설계임을 수치적으로 입증했다.




그림 1. Execution time graph

		Dense	CSR	Dense + CSR	Hybrid (Proposed)
FPGA resource	LUT	496	488	984	737
	FF	341	344	685	448
	BRAM	2.50	2.50	5.00	2.50

그림 2. Resource chart

IV. 결론 및 향후 연구 방향

본 연구에서는 Unstructured Pruning에 최적화된 FPGA 기반 데이터 적응형 하이브리드 SpMV 가속기를 설계하고 성능을 검증하였다. 데이터 희소도를 기반으로 Dense 포맷과 CSR 포맷을 동적 전환하고 단일 메모리를 공유하는 구조를 통해, 90% 이상의 고희소성 환경에서 모델의 정확도 손실 없이 연산 속도를 4.9배 향상시키며 메모리 병목 현상을 획기적으로 해결했다. 본 설계는 경량화 알고리즘의 이점을 하드웨어 수준에서 손실 없이 수용할 수 있는 차세대 가속 기술이다. 향후 본 FPGA 설계 모델을 발전시켜 Transformer 등 희소성이 극대화된 최신 거대 언어 모델(LLM)에 적용하고, 전력 소모 분석을 추가하여 궁극적으로 전용 ASIC 칩 수준의 초저전력 인공지능 가속기 연구로 확장해 나갈 예정이다.

Acknowledgment

This paper was supported by Korea Institute for Advancement of Technology(KIAT) grant funded by the Korea Government(Ministry of Education) (P0030093, "Semiconductor"-Specialized University)

참고문헌

- [1] Song Han, Jeff Pool, John Tran, William J. Dally, "Learning both Weights and Connections for Efficient Neural Networks"